近年來，語音識別研究大部分集中在算法設計和改進等方面，而隨著半導體技術的高速發展，集成電路規模的不斷增大與各種研發技術水平的不斷提高，新的硬件平臺的推出，語音識別實現平臺有了更多的選擇。語音識別技術在與DSP、FPGA、ASIC等器件為平臺的嵌入式系統結合后，逐漸向實用化、小型化方向發展。  本課題通過對現有各種語音特征參數與孤立詞語音識別模型進行研究的基礎上，重點探索基于動態時間規整算法的DTW模型在孤立詞語音識別領域的應用，并結合基于FPGA的SOPC系統，在嵌入式平臺上實現具有較好精度與速度的孤立詞語音識別系統。

　　24位音頻編解碼設計

　　DE2板提供了高品質24位Wolfson  WM8731音頻編解碼芯片。芯片支持麥克風輸入，線入，線出三個端口，可調節8KHZ～96KHZ的采樣頻率。此芯片開發板廠商已經固定用串行I2C總線協議傳送數據，相應的端口已經固定在Cyclone  II 2C35 FPGA。圖19給出了電路原理圖。

　　系統的硬件連接固定，設計只要針對芯片的工作模式設置控制字，根據芯片的時序圖編寫程序即可。系統的數據來源都是從此電路采集進來，所以對采集這部分必須熟悉WM8731的使用。

　　LCD液晶顯示模塊

　　人機交換的信息大部分都是通過液晶的提示信息完成的。這個模塊用到了字符顯示模塊CFAH1702B-TMC-JP，該模塊為2行16個字符顯示，5V電源供電，8位寄存器控制字，包括指令寄存器（IR）和數據寄存器（DR）。有8位數據總線D0-D7，和RS、R/W、EN三個控制端口，并且帶有字符對比度調節和背光，通過字符庫存儲器查找對應的數字或英文字符。下圖是DE2板上的LCD原理圖。

　　本系統整體設計基于DE2開發平臺，采用基于Nios  II的SOPC技術。采用這種解決方案的優點是實現了片上系統，減少了系統的物理體積和總體功耗；同時系統控制核心都在FPGA內部實現，可以極為方便地更新和升級系統，大大地提高了系統的通用性和可維護性。此外，由于本系統需要大量的高速數據運算，在設計中作者充分利用了Cyclone  II  芯片的豐富的硬件乘法器，實現了語音信號的端點檢測模塊，FFT快速傅立葉變換模塊，DCT離散余弦變換模塊等硬件設計模塊。為了提高系統的整體性能，作者充分利用了FPGA的高速并行的優勢，以及配套開發環境中的Avalon總線自定義硬件外設，使系統處理數字信號的能力大大提高，其性能優于傳統的微控制器和普通DSP芯片。